주요서비스 바로가기 안내


학과개요

HOME > 연구활동 > 연구과제 1
 

국내외 연구현황 및 전망

1) 국내외 연구 현황 및 문제점

기존 CMOS Si 기반 기술의 Scaling 한계점 도래

  • 미래 정보화 사회는 테라비트급 이상의 초고집적, 초절전력 반도체 LOGIC, Memory 소자의 개발이 필수적이다.
  • 지난 40년간 진행되어온 Si 기반의 소자 gate length는 10nm급, 절연막 두께는 1nm급에 이르러 더 이상의 scaling이 어려우며 초고집적화로 인한 단위면적당 전력소모/발열문제가 <그림 1>과 <그림 2>에서 보는 바와 같이 기술적인 한계에 근접하고 있다.
  • 향후 휴대용 및 초고집적 소자에 적합한 초저전력 소자의 개발이 필수적이며, human-machine interface를 고려한 새로운 개념의 소자 개발이 필요하다.

2) 초저전력/neuromorphic 소자 기술의 미래 및 전망

Disruptive, fusion 기술에 기반한 새로운 개념의 소자 개발

  • 초고집적, 저전력 소자를 개발하기 위해, 기존 Si Scaling 기술의 연장선이 아닌 신물질, 신개념, 신구조의 소자를 개발하여, 이를 통한 기술의 돌파구를 확보한다.
  • 폰 노이만 방식은 낮은 수준의 복잡도를 가지는 전자기기를 만드는 데는 효율적이지만, 복잡도가 증가할 수록 그 효율성이 떨어지는 방식이어서, 에너지 소모를 줄이는 것이 어렵기 때문에 새로운 방식 모색이 필요함을 <그림 12>과 <그림 13>으로부터 알 수 있다.
  • 인간의 뉴런의 동작원리를 이용한 neuromorphic 소자를 개발하고, 이를 이용한 human/machine Interface 가능성을 연구한다.

국내외 연구현황 및 전망

  • 위에 언급된 기초기술들의 발전방향을 정립하기위해 다양한 배경을 가진 연구자 간의 활발한 상호교환연구가 필수적이고, 연구 클러스터를 형성하는 것이 향후 이 분야에서의 원천기술과 파생기술을 조기에 확보하는 데 중요함. 본 과제에서는 세계적인 반도체 연구기관인 미국의 SEMATECH과 유럽의 IMEC과도 긴밀한 협조체계를 구축해나갈 계획이다.
  • SEMATECH의 Dr. B. H. Lee는 program manager로서 DARPA의 Carbon Electronics for RF application (CERA) 프로젝트를 수행하면서 graphene 기판 제작 및 MOSFET 제작 연구를 담당해왔고, 본 과제에 필수적인 소자제작에 풍부한 경험을 가지고 있다.
  • SEMATECH의 Dr. B. H. Lee는 program manager로서 DARPA의 Carbon Electronics for RF application (CERA) 프로젝트를 수행하면서 graphene 기판 제작 및 MOSFET 제작 연구를 담당해왔고, 본 과제에 필수적인 소자제작에 풍부한 경험을 가지고 있다.

그림3.폰 노이만 방식과 비노이만 방식 비교

국내외 연구현황 및 전망

새로운 개념의 소자/소재를 이용하여 기존 실리콘 소자의 scaling 한계를 극복하는 초고집적, 초저전력 로직/메모리 기술을 개발하고, wearable, implantable bionic 소자에 응용함으로써 관련 신산업을 창출하고 인간의 삶의 질을 개선하는 데 기여한다.

 

국내외 연구현황 및 전망

구분 연구개발목표
1차년도
  • Oxide type ReRAM 소재 최적화
  • NEMS 소자제작 기반구축
  • 유기 메모리 소재 개발 및 구부러지는 기판 기반의 메모리 소자 제작 기술 확보
2차년도
  • PMC-type ReRAM 소재 최적화
  • Nano scale NEMS 소자 구현
  • 단위 소자 기반의 메모리 소자의 메커니즘 예측 및 해석
3차년도
  • Sub-100 nm급 Kbit cross-point cell array 소자 평가
  • Nano scale NEMS 소자 특성 최적화
  • 구부러지는 기판 기반의 저집적 메모리 소자 특성 구현
4차년도
  • CMOL type 소자 제작 특성 평가
  • CMOS-NEMS 복합소자를 이용한 회로구현
  • 유기 메모리 소자 구동 메커니즘 규명 및 공정 조건의 최적화
5차년도
  • Neuromorphic type 소자 구현 가능성 평가 및 응용 가능성 연구
  • CMOS-NEMS 복합소자를 이용한 회로 응용
  • 구부러지는 기판 기반의 고집적, 저전력, 안정성을 확보하는 소자 구현

 

국내외 연구현황 및 전망

구분 연구개발목표
1차년도
  • Oxide type ReRAM 소재 최적화: 초저전력 스위칭이 가능한 소재 및 공정 개발
  • 스탬핑방법을 이용하여 그래핀 전극 (막질 균일도 < 5 단원자층)을 형성
  • NEMS 소자용 전극을 형성하고 전극물질을 최적화함
  • 유기 소재 개발 및 단위 소자 제작 공정 기술 확보
2차년도
  • PMC-type ReRAM 소재 최적화: 초저전력 스위칭이 가능한 소재 및 공정 개발
  • 촉매를 이용한 평면 그래핀 전극 형성 공정개발
  • NEMS 소자 동작속도 최적화 (<1 nsec) /신뢰성확보 (100만회이상 동작)
  • AFM이용 전기적 특성 평가, 온도 변화에 따른 메모리 특성 평가
3차년도
  • Sub-100 nm급 ReRAM/PMC소자의 Kbit Cross-point cell array 제작/특성 평가
  • 그래핀 막의 균일도를 향상하고 적층수를 줄이도록 공정 최적화
  • NEMS-CMOS복합소자를 이용한 기본 회로 모듈을 설계하고 마스크를 제작함
  • 저집적 소자 공정 기술 및 단위셀 평가 기술 확보
4차년도
  • CMOS와 Cross-point type 소자 집적화 및 소자 특성 평가
  • NEMS-CMOS소자를 구현하고 소비전력을 10배이하로 줄인 SRAM 소자구현
  • 저집적 소자 특성 평가 기술 확보 및 구동 메커니즘 규명
5차년도
  • Neuromorphic type 소자 구현 가능성 평가 및 응용 가능성 연구
  • 소비전력을 100배 이하로 줄인 8 bit adder 회로를 구현
  • 고집적 메모리 소자 구현 및 고집적 메모리 소자의 특성 평가

국내외 연구현황 및 전망

본 세부과제는 초저전력 소자개발에 초점을 두고 있음. 개발된 소자를 제 2세부 및 제 4세부의 Bionics 관련 기술에 응용하여 전력소모를 최소화함으로써, 제 3세부에서 개발하고자 하는 에너지/저장 장치의 효율 개선에 기여한다. 제 5세부를 통해 반도체 공정 개발에 필요한 atomic scale의 소자 분석을 지원받음으로써 소자특성 개선에 기여할 수 있다. 제 6세부의 나노바이오 정보처리 기술에 접목하여, 장기적으로는 human-machine interface의 실현가능성을 탐구한다
 

국내외 연구현황 및 전망

[그림 14]에 나타낸 바와 같이 타 세부과제에 나노 소자의 제조기술을 제공하고, 분석 및 시스템 구성 기술의 협조를 구한다.

국내외 연구현황 및 전망

국내 :황현상 - Inorganic high-density memory
이탁희 - Organic Flexible memory
국외: B. H. Lee (SEMATECH) - NEMS-CMOS hybrid devices
Luigi Pantisano (IMEC) - Electrical Characterization and reliability
  • 황현상 교수는 산자부가 주관하는 비휘발성 메모리사업단의 ReRAM 과제 연구책임자로 지난 5년간 국내외적으로 가장 앞선 연구 결과를 발표하고 있다.
  • 이탁희 교수는 나노와이어, 유기물 메모리 분야에서 탁월한 연구 업적을 발표한 이 분야의 전문가로 외국인 과학자와의 공동연구로 시너지 효과를 극대화 할 수 있다.
  • B. H. Lee 교수는 그래핀 전극 공정 개발 및 NEMS 소자제작을 담당한다. 이병훈 교수는 미국 세마텍 재직시, DARPA로부터 UCLA와 공동으로 graphene MOSFET제작 과제를 받아서 일부 진행 중이며, IBM에서 65나노 SOI 소자및 전공정 총괄담당(Lead integrator)로 일한 경험이 있어서 그래핀 소자 제작및 integration에 적합한 기술적 배경을 갖고 있다.
  • Luigi Pantisano 교수는 유럽 반도체 공동연구소인 IMEC에서 소자 분석 담당 매니저를 역임하면서 다양한 소자분석기술을 개발한 경력이 있고, 이 프로젝트에서는 그래핀 소자의 특성을 전기적으로 분석하고, 소자 모델에 적용하는 연구를 담당할 계획이다.

국내외 연구현황 및 전망

  • SEMATECH은 지난 20년간 300미리 웨이퍼 양산 및 제조기술, EUV공동개발, Metal/ high-k gate stack, 환경 및 안전관련 기술 등 반도체 관련 기술을 선도적으로 개발해왔으며, 향후 광주과기원에서 개발될 소자기술을 실제 적용해볼 수 있는 기반기술(baseline flow, advanced tool set등)을 갖추고 있는 연구기관중 하나로서 향후 단위소자 개발 및 회로 평가에서 중요한 역할 을 할 수 있는 파트너이다.
  • IMEC은 세계적으로 신뢰성 관련 연구분야에서 세계적인 명성을 가지고 있다. 이번에 영입된 Luigi Pantisano이외에도 여러 전문가들이 소자 신뢰성 연구를 수십 년간 꾸준히 진행해 왔기 때문에, 광주과기원에서 개발된 새로운 측정방법 등을 검증하고, 보완하는 공동연구에 적합하다.
1) 고집적 Inorganic 저항변화 메모리 소자 및 Array 개발

1단계: 최적의 저항 변화 소재 개발

  • Oxide 및 PMC 기반 저항변화 메모리 소재 개발
  • Switching 기구 규명 및 Switching speed, uniformity 개선 공정 개발

2단계: Kbit급 Cross-point 메모리 셀 array 집적화 기술 개발

  • Kbit 급 셀 어레이 제작
  • 메모리 동작 특성 검증
  • switching disturbance 개선 공정 개발

3단계: CMOL type 소자 구현 및 Neuromorphic 소자 가능성 검증

  • CMOS+cross-point array 집적화 기술 개발
  • Neuromorphic switching 소자 가능성 평가 및 소자 구현
2) NEMS-CMOS hybrid 소자 및 회로 기술 개발

1단계: 그래핀 전극제작 공정 개발

  • 그래핀 전극은 초기에는 스탬핑 방법을 이용한 직접 전사방법을 사용하여 제작하고, 2단계에서 촉매층을 이용한 CVD방법을 사용하여 소자집적에 유리한 공정을 개발한다.
  • 스탬핑 공정을 이용하여 전사되거나 CVD공정으로 성장된 그래핀을 패터닝하고 전극을 부착하는 공정 등 집적과정을 최적화한다.

2단계: 그래핀 전극을 이용한 NEMS 소자 구현

  • 초기 형태의 그래핀 전극 제작에 성공한 후, 이를 응용한 다양한 형태의 소자를 구현하고 최고 속도를 가진 그래핀 스위치를 만드는 데 주력할 계획이다.
  • 다양한 구조를 모델링, 제작, 성능시험의 3단계를 거쳐 검증하고, 이에 따른 소재기술을 최적화하는 데에도 중점을 둘 계획이다.

3단계: Graphene NEMS-CMOS 복합소자를 이용한 회로구현

  • CMOS 소자와 집적하여 실제 회로단위 즉 SRAM이나 8bit adder등 다양한 회로 구성요소를 시현해보고 장단점을 파악하여 실제 소자에 적용 가능한 방법을 모색한다.
  • 보다 효율적인 연구를 위해 2단계에서 개발한 소자 모델과 회로 모델을 융합하여 모델링하는 툴을 개발하여 활용하도록 한다.
3) Flexible 유기메모리 소자 개발.

유기 메모리 소재 개발 및 구부러지는 기판 기반의 메모리 소자 제작 기술 확보

  • 유기 소재 합성 및 제어 기술 개발
  • 유무기 융합 소재 개발
  • 구부러지는 기판에서의 단위 소자 제작 공정 기술 확보

단위 소자 기반의 메모리 소자의 메커니즘 예측 및 해석

  • 단위 소자 평가 기술 확보
  • 원자힘 현미경을 이용한 전기적 특성 평가
  • 온도 변화에 따른 메모리 특성 평가

구부러지는 기판 기반의 저집적 메모리 소자 특성 구현

  • 저집적 소자 공정 기술 확보
  • 저집적 소자내에서의 단위셀 평가 기술 확보
  • 구부러지는 정도에 따른 저집적 소자의 특성 평가

 저집적 메트릭스 구조 기반의 유기 메모리 소자 구동 메커니즘 규명/공정 조건의 최적화

  • 저집적 소자 특성 평가 기술 확보
  • 저집적 소자의 구동 메커니즘 규명
  • 저집적 소자 구동 안정성 확보

구부러지는 기판 기반의 고집적, 저전력, 안정성을 확보하는 소자 구현

  • 고집적 메모리 소자 구현
  • 고집적 메모리 소자의 특성 평가
  • 구부러지는 정도에 따른 고집적 소자의 특성 평가 및 구동 안정성 확보
1) 과학기술 학문 발전의 기여도

초고집적, 초저전력 로직, 메모리 소자 기술 혁신을 통해 폰 노이만 방식의 계산기가 가지는 한계를 넘어서는 neuromorphic 소자를 구현하기위한 토대를 마련한다.

전자/전기를 이용한 기술의 수명을 다음 세대에 까지 연장함으로써 아직 실용화단계에 이르지 못한 스핀, 양자, 광자 소자들이 개발될 때까지 필요한 기술들을 확보할 수 있다.

 Exa (1015)급 소자를 이용, 인간과 전자기기의 interface 기술 개발로 신산업 창출 가능하다.

2) 경제 사회 문화적 파급효과

초저전력소자기술이 개발될 경우, 반도체 산업이 직면하고 있는 물리적 scaling의 한계를 극복하고 향후 최소 3세대 동안의 새로운 기술발전의 방향을 제시하게 될 것이다.

  • 반도체 산업의 차세대 기술개발에 선도적인 위치를 확보하는 데 중요한 역할을 할 원천기술을 확보한다.
  • 휴대용 고성능 전자기기를 이용한 bionic application을 통해 인체기능을 보완, 강화할 수 있게 됨으로써 medical implant를 정밀하게 제어하는 것이 가능해지고, 이를 이용한 새로운 파생산업을 기대할 수 있다.

전자기기의 휴대성이 획기적으로 개선됨에 따라 전자기기와 인간의 인터페이스가 더욱 중요해지고, 정보처리, 공유분야에 있어 새로운 산업이 파생되는 계기가 될 것으로 생각된다.

나노 기술(NT)은 이제 단순한 기술을 넘어서 산업 및 사회·문화 전반에 새로운 패러다임 제시할 만큼 그 파급 효과가 크다. 메모리 소자 기술을 기반으로 하는 NT 융합 기술로 개발되어 IT, BT, ET에 해당하는 대표적 차세대 핵심 전자 소자에 폭넓게 적용된다면, 고부가가치 창출 및 차세대 고도 정보화 사회 구현을 통해 국민의 질적 문화 수준을 한 단계 높여줄 것으로 기대된다.

카피라이트